3a4bcfca2f
1. add cvitek folders to u-boot-2021.10 2. add cv183x/cv182x part 3. add cv181x/cv180x part Change-Id: I6dc2e5ff509dbab16bd60bfb3fd61852da5e01f6
398 lines
17 KiB
C
398 lines
17 KiB
C
// $Module: vip_sys $
|
|
// $RegisterBank Version: V 1.0.00 $
|
|
// $Author: $
|
|
// $Date: Fri, 14 Feb 2020 03:56:40 PM $
|
|
//
|
|
|
|
//GEN REG ADDR/OFFSET/MASK
|
|
#define VIP_SYS_VIP_RESETS 0x0
|
|
#define VIP_SYS_VIP_ENABLE 0x4
|
|
#define VIP_SYS_VIP_INT 0x8
|
|
#define VIP_SYS_VIP_INT_EN 0xc
|
|
#define VIP_SYS_VIP_AXI_SW 0x10
|
|
#define VIP_SYS_VIP_CLK_LP 0x14
|
|
#define VIP_SYS_VIP_CLK_CTRL0 0x18
|
|
#define VIP_SYS_VIP_CLK_CTRL1 0x1c
|
|
#define VIP_SYS_VIP_LP_CTRL_AXI_RT 0x20
|
|
#define VIP_SYS_VIP_LP_CTRL_AXI_OFF 0x24
|
|
#define VIP_SYS_VIP_LP_CTRL_X2P 0x28
|
|
#define VIP_SYS_VIP_LP_CTRL_STATUS 0x2c
|
|
#define VIP_SYS_VIP_CLK_RATIO0 0x30
|
|
#define VIP_SYS_VIP_CLK_RATIO1 0x34
|
|
#define VIP_SYS_VIP_CLK_RATIO2 0x38
|
|
#define VIP_SYS_VIP_CLK_CTRL2 0x3c
|
|
#define VIP_SYS_VIP_DUMMY0 0x40
|
|
#define VIP_SYS_VIP_DUMMY1 0x44
|
|
#define VIP_SYS_VIP_DUMMY2 0x48
|
|
#define VIP_SYS_VIP_DUMMY3 0x4c
|
|
#define VIP_SYS_VIP_DBG0 0x80
|
|
#define VIP_SYS_VIP_DBG1 0x84
|
|
#define VIP_SYS_VIP_DBG2 0x88
|
|
#define VIP_SYS_VIP_DBG3 0x8c
|
|
#define VIP_SYS_REG_RST_AXI 0x0
|
|
#define VIP_SYS_REG_RST_AXI_OFFSET 0
|
|
#define VIP_SYS_REG_RST_AXI_MASK 0x1
|
|
#define VIP_SYS_REG_RST_ISP_TOP 0x0
|
|
#define VIP_SYS_REG_RST_ISP_TOP_OFFSET 1
|
|
#define VIP_SYS_REG_RST_ISP_TOP_MASK 0x2
|
|
#define VIP_SYS_REG_RST_IMG_D 0x0
|
|
#define VIP_SYS_REG_RST_IMG_D_OFFSET 2
|
|
#define VIP_SYS_REG_RST_IMG_D_MASK 0x4
|
|
#define VIP_SYS_REG_RST_IMG_V 0x0
|
|
#define VIP_SYS_REG_RST_IMG_V_OFFSET 3
|
|
#define VIP_SYS_REG_RST_IMG_V_MASK 0x8
|
|
#define VIP_SYS_REG_RST_SC_TOP 0x0
|
|
#define VIP_SYS_REG_RST_SC_TOP_OFFSET 4
|
|
#define VIP_SYS_REG_RST_SC_TOP_MASK 0x10
|
|
#define VIP_SYS_REG_RST_SC_D 0x0
|
|
#define VIP_SYS_REG_RST_SC_D_OFFSET 5
|
|
#define VIP_SYS_REG_RST_SC_D_MASK 0x20
|
|
#define VIP_SYS_REG_RST_SC_V1 0x0
|
|
#define VIP_SYS_REG_RST_SC_V1_OFFSET 6
|
|
#define VIP_SYS_REG_RST_SC_V1_MASK 0x40
|
|
#define VIP_SYS_REG_RST_SC_V2 0x0
|
|
#define VIP_SYS_REG_RST_SC_V2_OFFSET 7
|
|
#define VIP_SYS_REG_RST_SC_V2_MASK 0x80
|
|
#define VIP_SYS_REG_RST_SC_V3 0x0
|
|
#define VIP_SYS_REG_RST_SC_V3_OFFSET 8
|
|
#define VIP_SYS_REG_RST_SC_V3_MASK 0x100
|
|
#define VIP_SYS_REG_RST_DISP 0x0
|
|
#define VIP_SYS_REG_RST_DISP_OFFSET 9
|
|
#define VIP_SYS_REG_RST_DISP_MASK 0x200
|
|
#define VIP_SYS_REG_RST_BT 0x0
|
|
#define VIP_SYS_REG_RST_BT_OFFSET 10
|
|
#define VIP_SYS_REG_RST_BT_MASK 0x400
|
|
#define VIP_SYS_REG_RST_DSI_MAC 0x0
|
|
#define VIP_SYS_REG_RST_DSI_MAC_OFFSET 11
|
|
#define VIP_SYS_REG_RST_DSI_MAC_MASK 0x800
|
|
#define VIP_SYS_REG_RST_CSI_MAC0 0x0
|
|
#define VIP_SYS_REG_RST_CSI_MAC0_OFFSET 12
|
|
#define VIP_SYS_REG_RST_CSI_MAC0_MASK 0x1000
|
|
#define VIP_SYS_REG_RST_CSI_MAC1 0x0
|
|
#define VIP_SYS_REG_RST_CSI_MAC1_OFFSET 13
|
|
#define VIP_SYS_REG_RST_CSI_MAC1_MASK 0x2000
|
|
#define VIP_SYS_REG_RST_DWA 0x0
|
|
#define VIP_SYS_REG_RST_DWA_OFFSET 14
|
|
#define VIP_SYS_REG_RST_DWA_MASK 0x4000
|
|
#define VIP_SYS_REG_RST_CLK_BT_DIV 0x0
|
|
#define VIP_SYS_REG_RST_CLK_BT_DIV_OFFSET 15
|
|
#define VIP_SYS_REG_RST_CLK_BT_DIV_MASK 0x8000
|
|
#define VIP_SYS_REG_RST_ISP_CSI0 0x0
|
|
#define VIP_SYS_REG_RST_ISP_CSI0_OFFSET 16
|
|
#define VIP_SYS_REG_RST_ISP_CSI0_MASK 0x10000
|
|
#define VIP_SYS_REG_RST_ISP_CSI1 0x0
|
|
#define VIP_SYS_REG_RST_ISP_CSI1_OFFSET 17
|
|
#define VIP_SYS_REG_RST_ISP_CSI1_MASK 0x20000
|
|
#define VIP_SYS_ECO_REG_CLK_ISP_TOP_EN 0x0
|
|
#define VIP_SYS_ECO_REG_CLK_ISP_TOP_EN_OFFSET 18
|
|
#define VIP_SYS_ECO_REG_CLK_ISP_TOP_EN_MASK 0x40000
|
|
#define VIP_SYS_ECO_REG_CLK_AXI_ISP_EN 0x0
|
|
#define VIP_SYS_ECO_REG_CLK_AXI_ISP_EN_OFFSET 19
|
|
#define VIP_SYS_ECO_REG_CLK_AXI_ISP_EN_MASK 0x80000
|
|
#define VIP_SYS_ECO_REG_CLK_CSI_MAC0_EN 0x0
|
|
#define VIP_SYS_ECO_REG_CLK_CSI_MAC0_EN_OFFSET 20
|
|
#define VIP_SYS_ECO_REG_CLK_CSI_MAC0_EN_MASK 0x100000
|
|
#define VIP_SYS_ECO_REG_CLK_CSI_MAC1_EN 0x0
|
|
#define VIP_SYS_ECO_REG_CLK_CSI_MAC1_EN_OFFSET 21
|
|
#define VIP_SYS_ECO_REG_CLK_CSI_MAC1_EN_MASK 0x200000
|
|
#define VIP_SYS_REG_RESERVE0 0x0
|
|
#define VIP_SYS_REG_RESERVE0_OFFSET 22
|
|
#define VIP_SYS_REG_RESERVE0_MASK 0xffc00000
|
|
#define VIP_SYS_ECO_REG_RST_CSI_MAC0 0x4
|
|
#define VIP_SYS_ECO_REG_RST_CSI_MAC0_OFFSET 0
|
|
#define VIP_SYS_ECO_REG_RST_CSI_MAC0_MASK 0x1
|
|
#define VIP_SYS_ECO_REG_RST_CSI_MAC1 0x4
|
|
#define VIP_SYS_ECO_REG_RST_CSI_MAC1_OFFSET 1
|
|
#define VIP_SYS_ECO_REG_RST_CSI_MAC1_MASK 0x2
|
|
#define VIP_SYS_REG_EN_REV0 0x4
|
|
#define VIP_SYS_REG_EN_REV0_OFFSET 2
|
|
#define VIP_SYS_REG_EN_REV0_MASK 0xfffc
|
|
#define VIP_SYS_REG_EN_REV1 0x4
|
|
#define VIP_SYS_REG_EN_REV1_OFFSET 16
|
|
#define VIP_SYS_REG_EN_REV1_MASK 0xffff0000
|
|
#define VIP_SYS_INT_SC_TOP 0x8
|
|
#define VIP_SYS_INT_SC_TOP_OFFSET 0
|
|
#define VIP_SYS_INT_SC_TOP_MASK 0x1
|
|
#define VIP_SYS_INT_ISP_TOP 0x8
|
|
#define VIP_SYS_INT_ISP_TOP_OFFSET 16
|
|
#define VIP_SYS_INT_ISP_TOP_MASK 0x10000
|
|
#define VIP_SYS_INT_DWA_WRAP 0x8
|
|
#define VIP_SYS_INT_DWA_WRAP_OFFSET 24
|
|
#define VIP_SYS_INT_DWA_WRAP_MASK 0x1000000
|
|
#define VIP_SYS_INT_CSI_MAC0 0x8
|
|
#define VIP_SYS_INT_CSI_MAC0_OFFSET 28
|
|
#define VIP_SYS_INT_CSI_MAC0_MASK 0x10000000
|
|
#define VIP_SYS_INT_CSI_MAC1 0x8
|
|
#define VIP_SYS_INT_CSI_MAC1_OFFSET 29
|
|
#define VIP_SYS_INT_CSI_MAC1_MASK 0x20000000
|
|
#define VIP_SYS_INT_EN_SC_TOP 0xc
|
|
#define VIP_SYS_INT_EN_SC_TOP_OFFSET 0
|
|
#define VIP_SYS_INT_EN_SC_TOP_MASK 0xffff
|
|
#define VIP_SYS_INT_EN_ISP_TOP 0xc
|
|
#define VIP_SYS_INT_EN_ISP_TOP_OFFSET 16
|
|
#define VIP_SYS_INT_EN_ISP_TOP_MASK 0x10000
|
|
#define VIP_SYS_INT_EN_DWA_WRAP 0xc
|
|
#define VIP_SYS_INT_EN_DWA_WRAP_OFFSET 24
|
|
#define VIP_SYS_INT_EN_DWA_WRAP_MASK 0x1000000
|
|
#define VIP_SYS_INT_EN_CSI_MAC0 0xc
|
|
#define VIP_SYS_INT_EN_CSI_MAC0_OFFSET 28
|
|
#define VIP_SYS_INT_EN_CSI_MAC0_MASK 0x10000000
|
|
#define VIP_SYS_INT_EN_CSI_MAC1 0xc
|
|
#define VIP_SYS_INT_EN_CSI_MAC1_OFFSET 29
|
|
#define VIP_SYS_INT_EN_CSI_MAC1_MASK 0x20000000
|
|
#define VIP_SYS_REG_PORT_SEL_SC_OFF 0x10
|
|
#define VIP_SYS_REG_PORT_SEL_SC_OFF_OFFSET 0
|
|
#define VIP_SYS_REG_PORT_SEL_SC_OFF_MASK 0x1
|
|
#define VIP_SYS_REG_PORT_SEL_ISP_OFF0 0x10
|
|
#define VIP_SYS_REG_PORT_SEL_ISP_OFF0_OFFSET 1
|
|
#define VIP_SYS_REG_PORT_SEL_ISP_OFF0_MASK 0x2
|
|
#define VIP_SYS_REG_PORT_SEL_ISP_OFF1 0x10
|
|
#define VIP_SYS_REG_PORT_SEL_ISP_OFF1_OFFSET 2
|
|
#define VIP_SYS_REG_PORT_SEL_ISP_OFF1_MASK 0x4
|
|
#define VIP_SYS_APB_CLK_EN_SC_TOP 0x14
|
|
#define VIP_SYS_APB_CLK_EN_SC_TOP_OFFSET 0
|
|
#define VIP_SYS_APB_CLK_EN_SC_TOP_MASK 0x1
|
|
#define VIP_SYS_APB_CLK_EN_ISP_TOP 0x14
|
|
#define VIP_SYS_APB_CLK_EN_ISP_TOP_OFFSET 1
|
|
#define VIP_SYS_APB_CLK_EN_ISP_TOP_MASK 0x2
|
|
#define VIP_SYS_APB_CLK_EN_DWA_WRAP 0x14
|
|
#define VIP_SYS_APB_CLK_EN_DWA_WRAP_OFFSET 2
|
|
#define VIP_SYS_APB_CLK_EN_DWA_WRAP_MASK 0x4
|
|
#define VIP_SYS_APB_CLK_EN_ROT_TOP 0x14
|
|
#define VIP_SYS_APB_CLK_EN_ROT_TOP_OFFSET 3
|
|
#define VIP_SYS_APB_CLK_EN_ROT_TOP_MASK 0x8
|
|
#define VIP_SYS_APB_CLK_EN_VIP_SYS 0x14
|
|
#define VIP_SYS_APB_CLK_EN_VIP_SYS_OFFSET 4
|
|
#define VIP_SYS_APB_CLK_EN_VIP_SYS_MASK 0x10
|
|
#define VIP_SYS_APB_CLK_EN_CSI_MAC0 0x14
|
|
#define VIP_SYS_APB_CLK_EN_CSI_MAC0_OFFSET 8
|
|
#define VIP_SYS_APB_CLK_EN_CSI_MAC0_MASK 0x100
|
|
#define VIP_SYS_APB_CLK_EN_CSI_MAC1 0x14
|
|
#define VIP_SYS_APB_CLK_EN_CSI_MAC1_OFFSET 9
|
|
#define VIP_SYS_APB_CLK_EN_CSI_MAC1_MASK 0x200
|
|
#define VIP_SYS_SC_X2P_BUSY_EN 0x14
|
|
#define VIP_SYS_SC_X2P_BUSY_EN_OFFSET 12
|
|
#define VIP_SYS_SC_X2P_BUSY_EN_MASK 0x1000
|
|
#define VIP_SYS_ISP_X2P_BUSY_EN 0x14
|
|
#define VIP_SYS_ISP_X2P_BUSY_EN_OFFSET 13
|
|
#define VIP_SYS_ISP_X2P_BUSY_EN_MASK 0x2000
|
|
#define VIP_SYS_DWA_X2P_BUSY_EN 0x14
|
|
#define VIP_SYS_DWA_X2P_BUSY_EN_OFFSET 14
|
|
#define VIP_SYS_DWA_X2P_BUSY_EN_MASK 0x4000
|
|
#define VIP_SYS_APB_AUTO_GATING_EN_SC_TOP 0x14
|
|
#define VIP_SYS_APB_AUTO_GATING_EN_SC_TOP_OFFSET 16
|
|
#define VIP_SYS_APB_AUTO_GATING_EN_SC_TOP_MASK 0x10000
|
|
#define VIP_SYS_APB_AUTO_GATING_EN_ISP_TOP 0x14
|
|
#define VIP_SYS_APB_AUTO_GATING_EN_ISP_TOP_OFFSET 17
|
|
#define VIP_SYS_APB_AUTO_GATING_EN_ISP_TOP_MASK 0x20000
|
|
#define VIP_SYS_APB_AUTO_GATING_EN_DWA_WRAP 0x14
|
|
#define VIP_SYS_APB_AUTO_GATING_EN_DWA_WRAP_OFFSET 18
|
|
#define VIP_SYS_APB_AUTO_GATING_EN_DWA_WRAP_MASK 0x40000
|
|
#define VIP_SYS_APB_AUTO_GATING_EN_ROT_TOP 0x14
|
|
#define VIP_SYS_APB_AUTO_GATING_EN_ROT_TOP_OFFSET 19
|
|
#define VIP_SYS_APB_AUTO_GATING_EN_ROT_TOP_MASK 0x80000
|
|
#define VIP_SYS_APB_AUTO_GATING_EN_VIP_SYS 0x14
|
|
#define VIP_SYS_APB_AUTO_GATING_EN_VIP_SYS_OFFSET 20
|
|
#define VIP_SYS_APB_AUTO_GATING_EN_VIP_SYS_MASK 0x100000
|
|
#define VIP_SYS_APB_AUTO_GATING_EN_CSI_MAC0 0x14
|
|
#define VIP_SYS_APB_AUTO_GATING_EN_CSI_MAC0_OFFSET 24
|
|
#define VIP_SYS_APB_AUTO_GATING_EN_CSI_MAC0_MASK 0x1000000
|
|
#define VIP_SYS_APB_AUTO_GATING_EN_CSI_MAC1 0x14
|
|
#define VIP_SYS_APB_AUTO_GATING_EN_CSI_MAC1_OFFSET 25
|
|
#define VIP_SYS_APB_AUTO_GATING_EN_CSI_MAC1_MASK 0x2000000
|
|
#define VIP_SYS_CLK_BT_SRC_SEL 0x18
|
|
#define VIP_SYS_CLK_BT_SRC_SEL_OFFSET 0
|
|
#define VIP_SYS_CLK_BT_SRC_SEL_MASK 0x3
|
|
#define VIP_SYS_CLK_LVDS0_SRC_SEL 0x18
|
|
#define VIP_SYS_CLK_LVDS0_SRC_SEL_OFFSET 2
|
|
#define VIP_SYS_CLK_LVDS0_SRC_SEL_MASK 0x4
|
|
#define VIP_SYS_CLK_LVDS1_SRC_SEL 0x18
|
|
#define VIP_SYS_CLK_LVDS1_SRC_SEL_OFFSET 3
|
|
#define VIP_SYS_CLK_LVDS1_SRC_SEL_MASK 0x8
|
|
#define VIP_SYS_CLK_DISP_SEL_BT_DIV1 0x18
|
|
#define VIP_SYS_CLK_DISP_SEL_BT_DIV1_OFFSET 4
|
|
#define VIP_SYS_CLK_DISP_SEL_BT_DIV1_MASK 0x10
|
|
#define VIP_SYS_CLK_DSI_MAC_SEL_DIV 0x18
|
|
#define VIP_SYS_CLK_DSI_MAC_SEL_DIV_OFFSET 6
|
|
#define VIP_SYS_CLK_DSI_MAC_SEL_DIV_MASK 0xc0
|
|
#define VIP_SYS_CLK_DSI_MAC_SRC_SEL 0x18
|
|
#define VIP_SYS_CLK_DSI_MAC_SRC_SEL_OFFSET 8
|
|
#define VIP_SYS_CLK_DSI_MAC_SRC_SEL_MASK 0x100
|
|
#define VIP_SYS_CLK_CSI0_RX_SRC_SEL 0x18
|
|
#define VIP_SYS_CLK_CSI0_RX_SRC_SEL_OFFSET 10
|
|
#define VIP_SYS_CLK_CSI0_RX_SRC_SEL_MASK 0x400
|
|
#define VIP_SYS_CLK_CSI1_RX_SRC_SEL 0x18
|
|
#define VIP_SYS_CLK_CSI1_RX_SRC_SEL_OFFSET 11
|
|
#define VIP_SYS_CLK_CSI1_RX_SRC_SEL_MASK 0x800
|
|
#define VIP_SYS_PAD_VI_CLK_SRC_SEL 0x18
|
|
#define VIP_SYS_PAD_VI_CLK_SRC_SEL_OFFSET 12
|
|
#define VIP_SYS_PAD_VI_CLK_SRC_SEL_MASK 0x1000
|
|
#define VIP_SYS_PAD_VI1_CLK_SRC_SEL 0x18
|
|
#define VIP_SYS_PAD_VI1_CLK_SRC_SEL_OFFSET 13
|
|
#define VIP_SYS_PAD_VI1_CLK_SRC_SEL_MASK 0x2000
|
|
#define VIP_SYS_CLK_VIP_SRC_SEL 0x1c
|
|
#define VIP_SYS_CLK_VIP_SRC_SEL_OFFSET 0
|
|
#define VIP_SYS_CLK_VIP_SRC_SEL_MASK 0x1
|
|
#define VIP_SYS_CLK_CSI_MAC0_SRC_SEL 0x1c
|
|
#define VIP_SYS_CLK_CSI_MAC0_SRC_SEL_OFFSET 4
|
|
#define VIP_SYS_CLK_CSI_MAC0_SRC_SEL_MASK 0x30
|
|
#define VIP_SYS_CLK_CSI_MAC1_SRC_SEL 0x1c
|
|
#define VIP_SYS_CLK_CSI_MAC1_SRC_SEL_OFFSET 8
|
|
#define VIP_SYS_CLK_CSI_MAC1_SRC_SEL_MASK 0x300
|
|
#define VIP_SYS_ISP_CLK_CSI0_SRC_SEL 0x1c
|
|
#define VIP_SYS_ISP_CLK_CSI0_SRC_SEL_OFFSET 16
|
|
#define VIP_SYS_ISP_CLK_CSI0_SRC_SEL_MASK 0x10000
|
|
#define VIP_SYS_ISP_CLK_CSI1_SRC_SEL 0x1c
|
|
#define VIP_SYS_ISP_CLK_CSI1_SRC_SEL_OFFSET 20
|
|
#define VIP_SYS_ISP_CLK_CSI1_SRC_SEL_MASK 0x100000
|
|
#define VIP_SYS_REG_LP_DISABLE_VIP_AXI_RT 0x20
|
|
#define VIP_SYS_REG_LP_DISABLE_VIP_AXI_RT_OFFSET 0
|
|
#define VIP_SYS_REG_LP_DISABLE_VIP_AXI_RT_MASK 0x1
|
|
#define VIP_SYS_REG_LP_LOCK_VIP_AXI_RT 0x20
|
|
#define VIP_SYS_REG_LP_LOCK_VIP_AXI_RT_OFFSET 1
|
|
#define VIP_SYS_REG_LP_LOCK_VIP_AXI_RT_MASK 0x2
|
|
#define VIP_SYS_REG_LP_CTRL_VIP_AXI_RT 0x20
|
|
#define VIP_SYS_REG_LP_CTRL_VIP_AXI_RT_OFFSET 8
|
|
#define VIP_SYS_REG_LP_CTRL_VIP_AXI_RT_MASK 0x3f00
|
|
#define VIP_SYS_REG_LP_DISABLE_VIP_AXI_OFF 0x24
|
|
#define VIP_SYS_REG_LP_DISABLE_VIP_AXI_OFF_OFFSET 0
|
|
#define VIP_SYS_REG_LP_DISABLE_VIP_AXI_OFF_MASK 0x1
|
|
#define VIP_SYS_REG_LP_LOCK_VIP_AXI_OFF 0x24
|
|
#define VIP_SYS_REG_LP_LOCK_VIP_AXI_OFF_OFFSET 1
|
|
#define VIP_SYS_REG_LP_LOCK_VIP_AXI_OFF_MASK 0x2
|
|
#define VIP_SYS_REG_LP_CTRL_VIP_AXI_OFF 0x24
|
|
#define VIP_SYS_REG_LP_CTRL_VIP_AXI_OFF_OFFSET 8
|
|
#define VIP_SYS_REG_LP_CTRL_VIP_AXI_OFF_MASK 0x3f00
|
|
#define VIP_SYS_REG_LP_DISABLE_VIP_X2P 0x28
|
|
#define VIP_SYS_REG_LP_DISABLE_VIP_X2P_OFFSET 0
|
|
#define VIP_SYS_REG_LP_DISABLE_VIP_X2P_MASK 0x1
|
|
#define VIP_SYS_REG_LP_LOCK_VIP_X2P 0x28
|
|
#define VIP_SYS_REG_LP_LOCK_VIP_X2P_OFFSET 1
|
|
#define VIP_SYS_REG_LP_LOCK_VIP_X2P_MASK 0x2
|
|
#define VIP_SYS_REG_LP_CTRL_VIP_X2P 0x28
|
|
#define VIP_SYS_REG_LP_CTRL_VIP_X2P_OFFSET 8
|
|
#define VIP_SYS_REG_LP_CTRL_VIP_X2P_MASK 0x3f00
|
|
#define VIP_SYS_CACTIVE_AXI_RT_FAB 0x2c
|
|
#define VIP_SYS_CACTIVE_AXI_RT_FAB_OFFSET 0
|
|
#define VIP_SYS_CACTIVE_AXI_RT_FAB_MASK 0x1
|
|
#define VIP_SYS_CSYSREQ_AXI_RT_FAB 0x2c
|
|
#define VIP_SYS_CSYSREQ_AXI_RT_FAB_OFFSET 1
|
|
#define VIP_SYS_CSYSREQ_AXI_RT_FAB_MASK 0x2
|
|
#define VIP_SYS_CSYSACK_AXI_RT_FAB 0x2c
|
|
#define VIP_SYS_CSYSACK_AXI_RT_FAB_OFFSET 2
|
|
#define VIP_SYS_CSYSACK_AXI_RT_FAB_MASK 0x4
|
|
#define VIP_SYS_LPC_RT_FAB_LP_LOCK_O 0x2c
|
|
#define VIP_SYS_LPC_RT_FAB_LP_LOCK_O_OFFSET 4
|
|
#define VIP_SYS_LPC_RT_FAB_LP_LOCK_O_MASK 0x10
|
|
#define VIP_SYS_LPC_RT_FAB_LP_BUSY_O 0x2c
|
|
#define VIP_SYS_LPC_RT_FAB_LP_BUSY_O_OFFSET 5
|
|
#define VIP_SYS_LPC_RT_FAB_LP_BUSY_O_MASK 0x20
|
|
#define VIP_SYS_CACTIVE_AXI_OFF_FAB 0x2c
|
|
#define VIP_SYS_CACTIVE_AXI_OFF_FAB_OFFSET 8
|
|
#define VIP_SYS_CACTIVE_AXI_OFF_FAB_MASK 0x100
|
|
#define VIP_SYS_CSYSREQ_AXI_OFF_FAB 0x2c
|
|
#define VIP_SYS_CSYSREQ_AXI_OFF_FAB_OFFSET 9
|
|
#define VIP_SYS_CSYSREQ_AXI_OFF_FAB_MASK 0x200
|
|
#define VIP_SYS_CSYSACK_AXI_OFF_FAB 0x2c
|
|
#define VIP_SYS_CSYSACK_AXI_OFF_FAB_OFFSET 10
|
|
#define VIP_SYS_CSYSACK_AXI_OFF_FAB_MASK 0x400
|
|
#define VIP_SYS_LPC_OFF_FAB_LP_LOCK_O 0x2c
|
|
#define VIP_SYS_LPC_OFF_FAB_LP_LOCK_O_OFFSET 12
|
|
#define VIP_SYS_LPC_OFF_FAB_LP_LOCK_O_MASK 0x1000
|
|
#define VIP_SYS_LPC_OFF_FAB_LP_BUSY_O 0x2c
|
|
#define VIP_SYS_LPC_OFF_FAB_LP_BUSY_O_OFFSET 13
|
|
#define VIP_SYS_LPC_OFF_FAB_LP_BUSY_O_MASK 0x2000
|
|
#define VIP_SYS_CACTIVE_X2P 0x2c
|
|
#define VIP_SYS_CACTIVE_X2P_OFFSET 16
|
|
#define VIP_SYS_CACTIVE_X2P_MASK 0x10000
|
|
#define VIP_SYS_CSYSREQ_X2P 0x2c
|
|
#define VIP_SYS_CSYSREQ_X2P_OFFSET 17
|
|
#define VIP_SYS_CSYSREQ_X2P_MASK 0x20000
|
|
#define VIP_SYS_CSYSACK_X2P 0x2c
|
|
#define VIP_SYS_CSYSACK_X2P_OFFSET 18
|
|
#define VIP_SYS_CSYSACK_X2P_MASK 0x40000
|
|
#define VIP_SYS_LPC_X2P_FAB_LP_LOCK_O 0x2c
|
|
#define VIP_SYS_LPC_X2P_FAB_LP_LOCK_O_OFFSET 20
|
|
#define VIP_SYS_LPC_X2P_FAB_LP_LOCK_O_MASK 0x100000
|
|
#define VIP_SYS_LPC_X2P_FAB_LP_BUSY_O 0x2c
|
|
#define VIP_SYS_LPC_X2P_FAB_LP_BUSY_O_OFFSET 21
|
|
#define VIP_SYS_LPC_X2P_FAB_LP_BUSY_O_MASK 0x200000
|
|
#define VIP_SYS_REG_CK_COEF_ISP_TOP 0x30
|
|
#define VIP_SYS_REG_CK_COEF_ISP_TOP_OFFSET 0
|
|
#define VIP_SYS_REG_CK_COEF_ISP_TOP_MASK 0x1f
|
|
#define VIP_SYS_REG_CK_COEF_DWA 0x30
|
|
#define VIP_SYS_REG_CK_COEF_DWA_OFFSET 5
|
|
#define VIP_SYS_REG_CK_COEF_DWA_MASK 0x3e0
|
|
#define VIP_SYS_REG_CK_COEF_IMG_D 0x30
|
|
#define VIP_SYS_REG_CK_COEF_IMG_D_OFFSET 10
|
|
#define VIP_SYS_REG_CK_COEF_IMG_D_MASK 0x7c00
|
|
#define VIP_SYS_REG_CK_COEF_IMG_V 0x30
|
|
#define VIP_SYS_REG_CK_COEF_IMG_V_OFFSET 15
|
|
#define VIP_SYS_REG_CK_COEF_IMG_V_MASK 0xf8000
|
|
#define VIP_SYS_REG_CK_COEF_SC_D 0x30
|
|
#define VIP_SYS_REG_CK_COEF_SC_D_OFFSET 20
|
|
#define VIP_SYS_REG_CK_COEF_SC_D_MASK 0x1f00000
|
|
#define VIP_SYS_REG_CK_COEF_SC_V1 0x30
|
|
#define VIP_SYS_REG_CK_COEF_SC_V1_OFFSET 25
|
|
#define VIP_SYS_REG_CK_COEF_SC_V1_MASK 0x3e000000
|
|
#define VIP_SYS_REG_CK_COEF_SC_V2 0x34
|
|
#define VIP_SYS_REG_CK_COEF_SC_V2_OFFSET 0
|
|
#define VIP_SYS_REG_CK_COEF_SC_V2_MASK 0x1f
|
|
#define VIP_SYS_REG_CK_COEF_SC_V3 0x34
|
|
#define VIP_SYS_REG_CK_COEF_SC_V3_OFFSET 5
|
|
#define VIP_SYS_REG_CK_COEF_SC_V3_MASK 0x3e0
|
|
#define VIP_SYS_REG_CK_COEF_CSI_MAC0 0x34
|
|
#define VIP_SYS_REG_CK_COEF_CSI_MAC0_OFFSET 10
|
|
#define VIP_SYS_REG_CK_COEF_CSI_MAC0_MASK 0x7c00
|
|
#define VIP_SYS_REG_CK_COEF_CSI_MAC1 0x34
|
|
#define VIP_SYS_REG_CK_COEF_CSI_MAC1_OFFSET 15
|
|
#define VIP_SYS_REG_CK_COEF_CSI_MAC1_MASK 0xf8000
|
|
#define VIP_SYS_REG_CK_COEF_REV0 0x34
|
|
#define VIP_SYS_REG_CK_COEF_REV0_OFFSET 20
|
|
#define VIP_SYS_REG_CK_COEF_REV0_MASK 0x1f00000
|
|
#define VIP_SYS_REG_CK_COEF_BT 0x34
|
|
#define VIP_SYS_REG_CK_COEF_BT_OFFSET 25
|
|
#define VIP_SYS_REG_CK_COEF_BT_MASK 0x3e000000
|
|
#define VIP_SYS_REG_CK_COEF_LVDS0 0x38
|
|
#define VIP_SYS_REG_CK_COEF_LVDS0_OFFSET 0
|
|
#define VIP_SYS_REG_CK_COEF_LVDS0_MASK 0x1f
|
|
#define VIP_SYS_REG_CK_COEF_LVDS1 0x38
|
|
#define VIP_SYS_REG_CK_COEF_LVDS1_OFFSET 5
|
|
#define VIP_SYS_REG_CK_COEF_LVDS1_MASK 0x3e0
|
|
#define VIP_SYS_REG_CK_COEF_CSI0_RX 0x38
|
|
#define VIP_SYS_REG_CK_COEF_CSI0_RX_OFFSET 10
|
|
#define VIP_SYS_REG_CK_COEF_CSI0_RX_MASK 0x7c00
|
|
#define VIP_SYS_REG_CK_COEF_CSI1_RX 0x38
|
|
#define VIP_SYS_REG_CK_COEF_CSI1_RX_OFFSET 15
|
|
#define VIP_SYS_REG_CK_COEF_CSI1_RX_MASK 0xf8000
|
|
#define VIP_SYS_REG_CK_COEF_PAD_VI 0x38
|
|
#define VIP_SYS_REG_CK_COEF_PAD_VI_OFFSET 20
|
|
#define VIP_SYS_REG_CK_COEF_PAD_VI_MASK 0x1f00000
|
|
#define VIP_SYS_CLK_SC_D_SRC_SEL 0x3c
|
|
#define VIP_SYS_CLK_SC_D_SRC_SEL_OFFSET 0
|
|
#define VIP_SYS_CLK_SC_D_SRC_SEL_MASK 0x1
|
|
#define VIP_SYS_REG_DUMMY0 0x40
|
|
#define VIP_SYS_REG_DUMMY0_OFFSET 0
|
|
#define VIP_SYS_REG_DUMMY0_MASK 0xffffffff
|
|
#define VIP_SYS_REG_DUMMY1 0x44
|
|
#define VIP_SYS_REG_DUMMY1_OFFSET 0
|
|
#define VIP_SYS_REG_DUMMY1_MASK 0xffffffff
|
|
#define VIP_SYS_REG_DUMMY2 0x48
|
|
#define VIP_SYS_REG_DUMMY2_OFFSET 0
|
|
#define VIP_SYS_REG_DUMMY2_MASK 0xffffffff
|
|
#define VIP_SYS_REG_DUMMY3 0x4c
|
|
#define VIP_SYS_REG_DUMMY3_OFFSET 0
|
|
#define VIP_SYS_REG_DUMMY3_MASK 0xffffffff
|
|
#define VIP_SYS_REG_DBG_BUS0 0x80
|
|
#define VIP_SYS_REG_DBG_BUS0_OFFSET 0
|
|
#define VIP_SYS_REG_DBG_BUS0_MASK 0xffffffff
|
|
#define VIP_SYS_REG_DBG_BUS1 0x84
|
|
#define VIP_SYS_REG_DBG_BUS1_OFFSET 0
|
|
#define VIP_SYS_REG_DBG_BUS1_MASK 0xffffffff
|
|
#define VIP_SYS_REG_DBG_BUS2 0x88
|
|
#define VIP_SYS_REG_DBG_BUS2_OFFSET 0
|
|
#define VIP_SYS_REG_DBG_BUS2_MASK 0xffffffff
|
|
#define VIP_SYS_REG_DBG_BUS3 0x8c
|
|
#define VIP_SYS_REG_DBG_BUS3_OFFSET 0
|
|
#define VIP_SYS_REG_DBG_BUS3_MASK 0xffffffff
|